

J1046 U.S. PTO
10/046995
01/14/02



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출 원 번 호 : 특허출원 2001년 제 6823 호
Application Number PATENT-2001-0006823


출 원 년 월 일 : 2001년 02월 12일
Date of Application FEB 12, 2001

출 원 인 : 앵코 테크놀로지 코리아 주식회사
Applicant(s) Amkor Technology Korea, Inc.



2001 년 12 월 22 일

특 허 청
COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0008
【제출일자】	2001.02.12
【국제특허분류】	H01L
【발명의 명칭】	반도체 패키지 및 그 제조방법
【발명의 영문명칭】	semiconductor package and manufacturing method the same
【출원인】	
【명칭】	앰코 테크놀로지 코리아 주식회사
【출원인코드】	1-1999-032391-1
【대리인】	
【성명】	강용복
【대리인코드】	9-1998-000048-4
【포괄위임등록번호】	1999-064945-9
【대리인】	
【성명】	김용인
【대리인코드】	9-1998-000022-1
【포괄위임등록번호】	1999-064946-6
【발명자】	
【성명의 국문표기】	백종식
【성명의 영문표기】	BAEK, Jong Sik
【주민등록번호】	700330-1450745
【우편번호】	130-035
【주소】	서울특별시 동대문구 담실리5동 678번지
【국적】	KR
【심사청구】	청구
【취지】	특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사 를 청구합니다. 대리인 강용복 (인) 대리인 김용인 (인)

【수수료】

【기본출원료】	20	면	29,000	원
【가산출원료】	2	면	2,000	원
【우선권주장료】	0	건	0	원
【심사청구료】	10	항	429,000	원
【합계】			460,000	원
【첨부서류】	1. 요약서·명세서(도면)_1통			

【요약서】**【요약】**

본 발명은 영상신호를 전기신호로 변환시켜주는 고체촬상소자용 반도체 패키지에 있어서, 반도체 칩과 기판을 연결하는 신호선의 길이를 단축함과 함께 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.

이를 위해 본 발명은 본딩패드(113)부를 관통하여 형성되는 비어홀(115)(via hole)에 연결메탈(140)이 구비되는 제1 칩(110)과; 상기 제1 칩의 본딩패드(113)와 대응하는 위치에 비어홀(135)이 형성됨과 함께 상기 비어홀(135)에는 연결메탈(140)이 구비되고, 외부단자와 연결될 수 있도록 랜드부(180)가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부(131)가 형성되는 기판(130)과; 상기 제1 칩(110)과 상기 기판(130)을 통전시키는 접속수단(150)과; 접착제(160)에 의해 상기 기판의 돌출부(131)에 접착되는 투명한 글라스(170)를 포함하여 이루어지는 반도체 패키지가 제공된다.

【대표도】

도 2

【색인어】

고체촬상소자, 반도체, 패키지

【명세서】

【발명의 명칭】

반도체 패키지 및 그 제조방법{semiconductor package and manufacturing method the same}

【도면의 간단한 설명】

도 1 은 종래 반도체 패키지의 단면도

도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도

도 3 은 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 평면도

도 4 는 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도

도 5 는 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 평면도

도 6 은 본 발명의 제2형태에 따른 반도체 패키지의 제2실시예를 나타내는 단면도

도면의 주요부분에 대한 부호설명

100,200,201. 반도체 패키지 110,210. 제1 칩

113,213,223. 본딩패드 115,215. 비어홀

130,230. 기판 131,231. 돌출부

140,240. 연결메탈 150,250. 접속수단

160,260. 접착제 170,270. 글라스

180,280. 랜드부 220. 제2 칩

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<14> 본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 칩과 기판을 연결하는 신호선의 길이를 단축함과 함께 경박 단소한 새로운 구조의 고체활상소자용 반도체 패키지를 제공하기 위한 것이다.

<15> 일반적으로 고체활상소자는 광전변환소자와 전하결합소자를 사용하여 피사체를 활성하여 전기적인 신호로 출력하는 것으로, CCD(charge coupled device)카메라 또는 디지털 카메라등에 이용되고 있다.

<16> 도 1 은 종래 고체활상소자를 사용한 반도체 패키지의 일 예를 개략적으로 나타낸 단면도로서, 도시한 바와 같이 종래 고체활상소자용 반도체 패키지(1)는, 고체활상소자용 반도체 칩(10)이 기판(20)에 안착되고, 상기 고체활상소자용 반도체 칩(10)은 상기 기판(20)에 와이어(30) 본딩되며, 상기 고체활상소자용 반도체 칩(10)의 상부에는 투명한 글라스(40)가 구비되어 크게 구성된다.

<17> 상기와 같이 구성된 종래 고체활상소자용 반도체 패키지(1)에서는 상기 글라스(40)를 통과한 빛의 영상신호를 상기 고체활상소자용 반도체 칩(10)에서 전기신호로 변환하고, 이와 같이 변환된 전기신호는 와이어(30)를 통해 상기 기판

(20)에 전달되며, 상기 기판(20)에서는 메탈라인(미도시)을 통해 외부장치에 전달되는 것이다.

<18> 그런데, 이와 같은 종래의 고체활상소자용 반도체 패키지는 반도체 칩(10)과 기판(20)의 연결을 와이어본딩 방식을 사용한 것임에 따라, 와이어의 루프 하이트(loop height)에 의해 패키지가 두꺼워질 뿐만아니라, 반도체 칩(10)과 기판(20)을 연결하는 신호선이 길기 때문에 전기적 신뢰성이 저하된다.

<19> 또한 기판(20)이 불필요하게 크기 때문에 전체 패키지의 크기가 증가하는 문제가 있다.

【발명이 이루고자 하는 기술적 과제】

<20> 본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 반도체 칩과 기판을 연결하는 신호선의 길이을 단축함과 함께 경박 단소한 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.

【발명의 구성 및 작용】

<21> 상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는 제1 칩과; 상기 제1 칩의 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판과; 상기 제1 칩과 상기 기판을 통전시키는 접속수단과; 접착제에 의해 상기 기판의 돌출부에 접착되는 투명한 글라스를 포함하여 이루어지는 반도체 패키지가 제공된다.

<22> 또한, 본 발명의 제2형태에 따르면, 본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는 제1 칩과; 본딩패드가 형성되어 상기 제1 칩의 하부에 구비되는 제2 칩과; 상기 제1,2 칩의 각 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판과; 상기 제1,2 칩과 상기 기판을 통전시키는 접속수단과; 접착제에 의해 상기 기판의 돌출부에 접착되는 투명한 글라스를 포함하여 이루어지는 반도체 패키지가 제공된다.

<23> 한편, 본 발명에 따른 반도체 패키지 제조방법은 본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는 제1 칩을 구비하는 단계와; 상기 제1 칩의 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판을 구비하는 단계와; 상기 제1 칩과 상기 기판을 접속수단으로 통전시키는 단계와; 접착제를 사용하여 상기 기판의 돌출부에 투명한 글라스를 접착하는 단계를 포함하여 이루어진다.

<24> 또한, 본 발명에 따른 반도체 패키지의 제조방법은 본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는 제1 칩과, 본딩패드가 형성되는 제2 칩을 구비하는 단계와; 상기 제1,2 칩의 각 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판을 구비하는 단계와; 상기 제2 칩과 상기 기판을 접속수단으로 통

전시키는 단계와; 상기 제2 칩 위에 상기 제1 칩이 적층되도록 위치시킨 다음, 상기 제1 칩과 상기 기판을 접속수단으로 통전시키는 단계와; 접착제를 사용하여 상기 기판의 둘출부에 투명한 글라스를 접착하는 단계를 포함하여 이루어진다.

<25> 이하, 본 발명을 첨부한 도 2 내지 도 6 을 참조하여 상세히 설명하면 다음과 같다.

<26> 도 2 는 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도이고, 도 3 은 본 발명의 제1형태에 따른 반도체 패키지의 제1실시예를 나타내는 평면도이다.

<27> 도시한 바와 같이 본 실시예에 따른 반도체 패키지(100)는 제1 칩(110)과, 상기 제1 칩(110)이 장착되는 기판(130)과, 상기 제1 칩(110)과 상기 기판(130)을 전기적으로 연결시키는 접속수단(150)과, 상기 제1 칩(110)의 상부에 구비되는 글라스(170)로 크게 구성된다.

<28> 이 때, 상기 제1 칩(110)은 고체촬상소자용 반도체 칩이다.

<29> 한편, 상기 제1 칩(110)의 끝단부에는, 그 둘레를 따라 정해진 각 본딩패드(113)부를 수직 관통하여 비어홀(115)이 형성되고, 상기 비어홀(115)의 내부에는 전기가 통하도록 연결메탈(140)이 구비된다.

<30> 따라서, 본 발명에서는 상기 제1 칩(110)이 상기 연결메탈(140)에 의해 그 하면까지 전기적으로 연결되는 것이다.

<31> 한편, 상기 연결메탈(140)을 상기 제1 칩(110) 하면의 상기 비어홀(115)의 입구 주위에 연장 형성하면, 상기 연결메탈(140)과 상기 기판(130)과의 전기적 연결성을 향상시킬 수 있다.

<32> 또한, 상기 기판(130)에는 상기 제1 칩의 비어홀(113)에 해당하는 위치에 상기 기판(130)을 수직 관통하는 비어홀(135)이 형성됨과 함께, 상기 기판의 비어홀(135)에도 연결메탈(140)이 구비된다.

<33> 그리고, 상기 제1 칩의 연결메탈(140)과 상기 기판의 연결메탈(140) 사이에 는 상기 제1 칩(110)과 상기 기판(130)을 통전시키는 접속수단(150)이 구비되는 데, 이 때 상기 접속수단(150)으로는 범프 혹은 솔더볼등이 다양하게 사용될 수 있다.

<34> 따라서, 상기 제1 칩(110)는 상기 제1 칩의 비어홀(115)에 구비되는 연결메탈(140), 접속수단(150) 및 상기 기판의 비어홀(135)에 구비되는 연결메탈(140)을 통해 상기 기판(130)의 하면까지 전기적으로 연결된다.

<35> 또한, 상기 기판(130)에는 그 끝단의 둘레를 따라 일체로 연결되어 돌출되는 돌출부(131)가 형성되고, 상기 돌출부(131)에 빛을 통과시키는 투명한 상기 글라스(170)가 접착제(160)에 의해 접촉 결합되어, 상기 제1 칩(110)을 외부로부터 차단하여 보호하게 된다.

<36> 그러므로, 상기 돌출부(131)는 상기 제1 칩(110)이 상기 기판(130)에 장착 된 상태에서, 상기 제1 칩(110)의 상면보다는 높게 형성되어야 한다.



<37> 물론, 이 때 상기 제1 칩의 본딩패드(113)부에 접착제(160)를 도포하여 상기 글라스(170)를 상기 돌출부(131)와 상기 제1 칩(110)에 동시에 결합할 수도 있을 것이다.

<38> 특히, 상기 기판(130)은 세라믹으로 형성되는 것을 특징으로 하며, 이는 후술하는 본 발명의 제2형태에서도 동일하게 적용된다.

<39> 이와 같이, 기판(130)을 세라믹 재질로 형성하면, 수분에 대한 저항성이 크기 때문에 패키지의 신뢰성 향상에 기여할 수 있고, 또한 일반적으로 실리콘 재질인 반도체 칩과 세라믹 재질인 본 발명의 기판은 열팽창계수의 차이가 작아서 열에 대한 응력을 최소화할 수 있다.

<40> 한편, 본 형태에서는 상기 기판(130)의 하면에 외부단자에 연결되는 랜드부(180)가 형성되는데, 상기 랜드부(180)는 상기 기판의 비어홀(235)에 구비되는 연결메탈(140)을 연장하여 형성할 수 있다.

<41> 또한, 도시하지는 않았지만 상기 랜드부(180)를 랜드 그리드 어레이(Land grid array:LGA) 타입으로 구비할 수도 있다.

<42> 물론, 상기한 바와 같이 상기 랜드부(180)를 상기 기판(130) 하면에 랜드 그리드 어레이 타입으로 구비할 경우에는, 상기 기판(130)의 하면에 상기 랜드부(180)를 배열하기 위한 메탈라인을 형성해야 함은 당연하다.

<43> 또한, 상기 랜드부(180)에는 외부단자로서 솔더볼 또는 솔더페이스트를 더 구비하여 외부장치에 실장 할 수도 있다.



<44> 상기와 같이 구성된 본 발명의 제1형태는 글라스(170)를 통과한 빛의 영상 신호가 제1 칩(110)에서 전기신호로 변환되며, 이와 같이 변환된 전기신호는 본딩패드(113)에서 상기 제1 칩의 비어홀(115)에 구비된 연결메탈(140), 접속수단(150) 및 상기 기판의 비어홀(135)에 구비된 연결메탈(140)을 거쳐 상기 기판(130)의 하면에서 랜드부(180)(또는 솔더볼, 솔더페이스트)를 통해 외부장치에 전달된다.

<45> 즉, 본 발명의 반도체 패키지는 제1 칩 및 기판에 비어홀(115), (135)을 형성하고, 상기 각 비어홀(115), (135)에 연결메탈(140)을 구비하여, 상기 제1 칩(110)과 상기 기판(130)을 접속수단(150)으로 연결한 것으로, 패키지의 두께를 줄일 수 있는 새로운 형태의 반도체 패키지(100)를 제공한다.

<46> 도 4 는 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 단면도이고, 도 5 는 본 발명의 제2형태에 따른 반도체 패키지의 제1실시예를 나타내는 평면도이다.

<47> 도시한 바와 같이 본 발명의 제2형태에 따른 제1실시예의 반도체 패키지(200)는 제1 칩(210)과, 상기 제1 칩(210)의 하부에 구비되는 제2 칩(220)과, 상기 제1 칩(210) 및 상기 제2 칩(220)이 장착되는 기판(230)과, 상기 제1 칩(210) 및 상기 제2 칩(220)과 상기 기판(230)을 전기적으로 연결시키는 접속수단(250)과, 상기 제1 칩(210)의 상부에 구비되는 글라스(270)로 크게 구성된다.

<48> 이 때, 상기 제1 칩(210)은 고체촬상소자용 반도체 칩이다.

<49> 한편, 상기 제1 칩(210)의 끝단부에는, 그 둘레를 따라 정해진 각 본딩패드(213)부를 수직 관통하여 비어홀(215)가 형성되고, 상기 비어홀(215)의 내부에는 전기가 통하도록 연결메탈(240)이 구비되는 것은 전술한 제1형태와 동일하다.

<50> 한편, 본 형태의 제1실시예에서는 상기 제1 칩(210)의 하부에 상기 제1 칩(210)보다 작고, 상기 제1 칩(210)과 다른 기능을 하는 제2 칩(220)을 더 구비한 것으로, 상기 제2 칩의 본딩패드(223)가 상기 기판(230)과 통전되도록 한 것이다

<51> 따라서, 상기 기판(230)에는 상기 제1 칩의 비어홀(213)에 해당하는 위치에 상기 기판(230)을 수직 관통하는 제1비어홀(235)이 형성됨과 함께 상기 제2 칩의 각 본딩패드(223)에 해당하는 위치에 제2비어홀(237)이 형성된다.

<52> 그리고, 상기 기판의 제1비어홀(235) 및 제2비어홀(237)에는 연결메탈(240)이 구비된다.

<53> 또한, 상기 제1 칩의 연결메탈(240)과 상기 기판의 제1비어홀(235)에 구비된 연결메탈(240) 사이에 상기 제1 칩(210)과 상기 기판(230)을 통전시키는 접속수단(250)이 구비됨과 함께, 상기 제2 칩의 본딩패드(223)과 상기 기판의 제2비어홀(237)에 구비된 연결메탈(240) 사이에 상기 제2 칩(220)과 상기 기판(230)을 통전시키는 접속수단(250)이 구비된다.

<54> 특히, 상기 제1 칩(210)과 상기 기판(230) 사이에 구비되는 접속수단(250)은 상기 제1 칩(210)이 상기 제2 칩(220)의 상부에 위치하도록, 범프 혹은 솔더 볼과 같이 일정 두께를 갖어야 한다.

<55> 상기와 같이 구성되어, 상기 제1 칩(210)은 상기 제1 칩의 비어홀(213)에 구비되는 연결메탈(240), 접속수단(250) 및 상기 기판의 제1비어홀(235)에 구비되는 연결메탈(240)을 통해 상기 기판(230)의 하면까지 전기적으로 연결되며, 상기 제2 칩(220)은 상기 본딩패드(223), 접속수단(250) 및 상기 기판의 제2비어홀(237)에 구비되는 연결메탈(240)을 통해 상기 기판(230)의 하면까지 전기적으로 연결되는 것이다.

<56> 그리고, 상기 기판(230)에는 그 끝단의 둘레를 따라 일체로 연장되어 돌출되는 돌출부(231)가 형성되고, 상기 돌출부(231)에 빛을 통과시키는 투명한 상기 글라스(270)가 접착제(260)에 의해 접촉 결합되어 상기 제1 칩(210) 및 상기 제2 칩(220)을 외부로부터 차단하여 보호하게 된다.

<57> 한편, 본 발명의 제2형태에 따른 본 실시예에서도 전술한 제1형태에서와 같이 상기 기판(230)의 하면에 외부단자에 연결되는 랜드부(280)가 형성되며, 또한 상기 랜드부(280)에는 외부단자로서 솔더볼 또는 솔더페이스트를 더 구비하여 외부장치에 실장 할 수도 있다.

<58> 상기와 같이 구성된 본 발명의 제2형태는 글라스(270)를 통과한 빛의 영상 신호가 제1 칩(210)에서 전기신호로 변환되며, 이와 같이 변환된 전기신호는 본딩패드(213)에서 상기 제1 칩의 비어홀(215)에 구비된 연결메탈(240), 접속수단(250) 및 상기 기판의 제1비어홀(235)에 구비된 연결메탈(240)을 거쳐 상기 기판(230)의 하면에서 랜드부(280)(또는 솔더볼, 솔더페이스트)를 통해 외부장치에 전달된다.



<59> 또한, 제2 칩(220)에서는 상기 제2 칩(220)의 기능에 따라, 상기 기판의 제2비어홀(237)에 구비된 연결메탈(240)을 거쳐 랜드부(280)를 통해 외부장치에 전달된다.

<60> 이러한, 본 발명의 제2형태에 따른 일 예로써, 상기 제1 칩(210)에서 촬상한 영상정보를 상기 제2 칩(220)에서 메모리 처리하도록 하는 등 하나의 패키지로 처리 단계를 단축할 수 있다.

<61> 즉, 본 형태의 반도체 패키지는 제1 칩(210)에 비어홀(213) 및 기판에 제1비어홀(235)과 제2비어홀(237)을 형성하고, 상기 각 비어홀에 연결메탈(240)을 구비하여, 상기 제1 칩(210) 및 상기 제2 칩(220)과 상기 기판(230)을 연결한 것으로, 패키지의 두께를 줄일 수 있는 새로운 형태의 반도체 패키지(200)를 제공한다.

<62> 도 6 은 본 발명의 제2형태에 따른 반도체 패키지의 제2실시예를 나타내는 단면도로서, 도시한 바와 같이 본 실시예에 따른 반도체 패키지(201)의 전체적인 구성은 전술한 제2형태의 제1실시예와 동일하므로, 동일부분에 대해서는 전술한 제1실시예를 참조하도록 한다.

<63> 한편, 본 실시예의 특징은 제1 칩(210)과 상기 제1 칩(210)의 하부에 구비되는 제2 칩(210)을 접착제(260)를 도포하여 접착 결합한 것이다.

<64> 이와 같이, 상기 제1 칩(210)과 상기 제2 칩(220)을 결합함으로써, 본 실시예에서는 반도체 패키지의 두께를 좀 더 줄일 수 있다.

<65> 이하, 본 발명에 따른 반도체 패키지의 제조방법에 대하여 설명하면 다음과 같다.

<66> 최초, 각 본딩패드(113)부를 관통시켜 비어홀(115)을 형성하고, 상기 비어홀(115)에 연결메탈(140)을 구비하여, 상기 본딩패드(113)부가 그 하면까지 전기적으로 연결되는 제1 칩(110)을 구비한다.

<67> 또한, 상기 제1 칩의 본딩패드(113)부와 대응하는 위치에 비어홀(135)이 형성됨과 함께 상기 비어홀(135)에 연결메탈(140)이 구비되고, 외부단자와 연결될 수 있도록 랜드부(180)가 형성되며, 끝단의 둘레를 따라 일체로 연결되는 돌출부(131)가 형성되는 기판(130)을 구비한다.

<68> 상기와 같이 제1 칩(110)과 기판(130)이 구비되면, 상기 제1 칩의 비어홀(115)에 구비된 연결메탈(140)과 상기 기판의 비어홀(135)에 구비된 연결메탈(140)을 접속수단(150)을 사용하여, 상기 제1 칩(110)과 상기 기판(130)을 통전시킨다.

<69> 그리고, 접착제(160)를 사용하여, 상기 기판의 돌출부(131)에 투명한 글래스(170)를 접착 결합한다.

<70> 한편, 상기 기판(130)의 형성되는 랜드부(180)에 외부단자로서 솔더볼 또는 솔더페이스트를 더 구비할 수도 있다.

<71> 또한, 본 발명에 따른 반도체 패키지의 제조방법은 각 본딩패드(213)부를 관통시켜 비어홀(215)을 형성하고, 상기 비어홀(215)에 연결메탈(240)을 구비하

여, 상기 본딩패드(213)부가 그 하면까지 전기적으로 연결되는 제1 칩(210)과, 본딩패드(223)가 형성되는 제2 칩(220)을 구비한다.

<72> 또한, 상기 제1 칩의 각 본딩패드(213)부 및 상기 제2 칩의 각 본딩패드(223)와 대응하는 위치에 비어홀(235),(237)이 형성됨과 함께 상기 비어홀(235),(237)에는 연결메탈(240)이 구비되고, 외부단자와 연결될 수 있도록 랜드부(280)가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부(231)가 형성되는 기판(230)을 구비한다.

<73> 상기와 같이 제1 칩(210), 제2 칩(220) 및 기판(230)이 구비되면, 상기 제2 칩(220)과 상기 기판(230)을 접속수단(250)을 사용하여 통전시키고, 상기 제2 칩(220) 위에 상기 제1 칩(210)이 적층되도록 위치시킨 다음, 상기 제1 칩(210)과 상기 기판(230)을 접속수단(250)을 사용하여 통전시킨다.

<74> 그리고, 접착제(260)를 사용하여 상기 기판의 돌출부(231)에 투명한 글라스(270)를 접착한다.

<75> 한편, 상기 기판(230)의 형성되는 랜드부(280)에 외부단자로서 솔더볼 또는 솔더페이스트를 더 구비할 수도 있다.

<76> 또한, 상기 제2 칩(220)을 상기 기판(230)에 장착한 후에, 상기 제2 칩(220)과 상기 제1 칩(210) 사이에 접착제(260)를 도포하여 상기 제2 칩(220)과 상기 제1 칩(210)을 접착 결합할 수도 있다.

<77> 이상에서 설명한 본 발명의 반도체 패키지 제조방법은 세라믹 기판을 기준으로 설명한 것이다.



【발명의 효과】

<78> 상기한 바와 같이 본 발명의 반도체 패키지는 다음과 같은 효과가 있다.

<79> 첫째, 제1 칩의 본딩패드부를 관통시켜 상기 제1 칩이 그 하면을 통해 기판에 연결되도록 함으로써, 신호선을 단축함과 함께 반도체 패키지의 크기를 최소화할 수 있다.

<80> 둘째, 본 발명의 반도체 패키지는 와이어본딩등을 사용한 다른 형태의 반도체 패키지에 비해 그 두께를 혁신적으로 줄일 수 있다.

<81> 셋째, 본 발명은 세라믹 기판을 적용함으로써 수분에 대한 저항성을 크게 높여서 반도체 패키지의 신뢰성을 향상시킬 수 있다.

<82> 넷째, 또한 세라믹 기판은 반도체 칩과 열팽창계수의 차이가 적어서 열응력이 작은 잊점이 있다.



【특허청구범위】

【청구항 1】

본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는

제1 칩과;

상기 제1 칩의 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판과;

상기 제1 칩과 상기 기판을 통전시키는 접속수단과;

접착제에 의해 상기 기판의 돌출부에 접착되는 투명한 글라스를 포함하여 이루어지는 반도체 패키지.

【청구항 2】

본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는

제1 칩과;

본딩패드가 형성되어 상기 제1 칩의 하부에 구비되는 제2 칩과;

상기 제1,2 칩의 각 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판과;

상기 제1,2 칩과 상기 기판을 통전시키는 접속수단과;

접착제에 의해 상기 기판의 돌출부에 접착되는 투명한 글라스를 포함하여 이루어지는 반도체 패키지.



1020010006823

출력 일자: 2001/12/24

【청구항 3】

제 1 항 또는 제 2 항에 있어서,

상기 기판의 랜드부에, 외부단자로서 솔더볼과 솔더페이스트 중 어느 하나
가 더 구비되는 것을 특징으로 하는 반도체 패키지.

【청구항 4】

제 1 항 또는 제 2 항에 있어서,

상기 기판은 세라믹으로 형성되는 것을 특징으로 하는 반도체 패키지.

【청구항 5】

제 1 항 또는 제 2 항에 있어서,

상기 제1 칩과 상기 기판을 통전시키는 접속수단은 범프와 솔더볼 중 어느
하나 인 것을 특징으로 하는 반도체 패키지.

【청구항 6】

제 2 항에 있어서,

상기 제1 칩과 상기 제2 칩은 접착제에 의해 결합되는 것을 특징으로 하는
반도체 패키지.

【청구항 7】

본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는
제1 칩을 구비하는 단계와;

상기 제1 칩의 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기
비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되

며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판을 구비하는 단계와;

상기 제1 칩과 상기 기판을 접속수단으로 통전시키는 단계와;

접착제를 사용하여 상기 기판의 돌출부에 투명한 글라스를 접착하는 단계를 포함하여 이루어지는 반도체 패키지의 제조방법.

【청구항 8】

본딩패드부를 관통하여 형성되는 비어홀(via hole)에 연결메탈이 구비되는 제1 칩과, 본딩패드가 형성되는 제2 칩을 구비하는 단계와;

상기 제1,2 칩의 각 본딩패드와 대응하는 위치에 비어홀이 형성됨과 함께 상기 비어홀에는 연결메탈이 구비되고, 외부단자와 연결될 수 있도록 랜드부가 형성되며, 끝단 둘레를 따라 일체로 연결되는 돌출부가 형성되는 기판을 구비하는 단계와;

상기 제2 칩과 상기 기판을 접속수단으로 통전시키는 단계와;

상기 제2 칩 위에 상기 제1 칩이 적층되도록 위치시킨 다음, 상기 제1 칩과 상기 기판을 접속수단으로 통전시키는 단계와;

접착제를 사용하여 상기 기판의 돌출부에 투명한 글라스를 접착하는 단계를 포함하여 이루어지는 반도체 패키지의 제조방법.

【청구항 9】

제 7 항 또는 제 8 항에 있어서,


상기 기판의 랜드부에, 외부단자로서 솔더볼과 솔더페이스트 중 어느 하나
가 더 구비되는 것을 특징으로 하는 반도체 패키지의 제조방법.

【청구항 10】


제 7 항 또는 제 8 항에 있어서,
상기 제1 칩과 상기 제2 칩을 접착제로 접착 결합하는 단계를 더 포함하는
것을 특징으로 하는 반도체 패키지의 제조방법.

【도면】


【도 1】




【도 2】




【도 3】



【도 4】



【도 5】



【도 6】

